,纵然用高速缓冲存储器、主存储器和外存储器。能力影响从写下令转换到读下令，在某个时间接见某个地址，以及刷新数据等操作都要求数据总线在一准时间内保持休止状态，这样就不能充分行使存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不需要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有用数据速率，这很大水平上取决于系统的特定应用。有用数据速率随着时间而转变，常低于峰值数据速率。在某些系统中，有用数据速率可下降到峰值速率的10%以下。通常，这些系统受益于那些能发生更高有用数据速率的存储器手艺的转变。在CPU方面存在类似的征象，最近几年诸如AMD和TRANSMETA等公司已经指出，在丈量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器手艺已经很成熟，峰值速率和有用数据速率或许并不比以前匹配的更好。只管峰值速率依然是存储器手艺最主要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。影响有用数据速率的参数有几类影响有用数据速率的参数，其一是导致数据总线进入若干周期的住手状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部门延迟问题。总线转换自己会在数据通道上发生异常长的住手时间。以GDDR3系统为例，该系统对存储器的开放页不停写入数据。在这时代，存储器系统的有用数据速率与其峰值速率相当。不外，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有用的数据速率下降到峰值速率的94%。在这100个时钟周期中，若是存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器手艺在从写转换到读时需要15个空闲周期，这会将有用数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器手艺类似的盘算效果。显然，所有的存储器手艺并不相同。需要许多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的手艺来提升性能。另一方面，若是系统能将处置事务分组成异常长的读写序列，那么总线转换对有用带宽的影响最小。不外，其他的增添延迟征象，例如库(bank)冲突会降低有用带宽，对性能发生负面影响。DRAM手艺要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)竣事之前，同一个库中的差别页不能开放。对存储器开放库的差别页存取被称为分页遗漏，这会导致与任何tRC距离未知足部门相关的延迟。对于还没有开放足够周期以知足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决议了库冲突延迟时间的是非，在给定的DRAM上可用的库数目直接影响库冲突发生的频率。大多数存储器手艺有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情形下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。只管tRC与库数目之间的相互影响很庞大，然则其累计影响可用多种方式量化。存储器读事务处置思量三种简朴的存储器读事务处置情形。第一种情形，存储器控制器发出每个事务处置，该事务处置与前一个事务处置发生一个库冲突。控制器必须在打开一个页和打开后续页之间守候一个tRC时间，这样增添了与页循环相关的最大延迟时间。在这种情形下的有用数据速率很大水平上决议于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有用带宽削减到当前最高端存储器手艺峰值的20%到30%。在第二种情形下，每个事务处置都以随机发生的地址为目的。此时，发生库冲突的机遇取决于许多因素，包罗tRC和存储器内核中库数目之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器手艺具有的库越多，随机地址存取库冲突的机率就越小。第三种情形，每个事务处置就是一次页掷中，在开放页中寻址差别的列地址。控制器不必接见关闭页，允许完全行使总线，这样就获得一种理想的情形，即有用数据速率即是峰值速率。第一种和第三种情形都涉及到简朴的盘算，随机情形受其他的特征影响，这些特征没有包罗在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，由于更有可能泛起不发生冲突的事务处置，而不是那些导致库冲突的事务处置。然而，增添存储器行列深度未必增添差别存储器手艺之间的相对有用数据速率。例如，纵然增添存储器控制行列深度，XDR的有用数据速率也比GDDR3高20%。存在这种增量主要是由于XDR具有更高的库数目以及更低的tRC值。一样平常而言，更短的tRC距离、更多的库数目以及更大的控制器行列能发生更高的有用带宽。实际上，许多效率限制征象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器重新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中止地运行，在开放一个行之后，只须读取很少量的数据，纵然不需要分外的数据。另外一种削减存储器系统有用带宽的主要特征被归类到列存取粒度局限，它划定了每次读写操作必须传输的数据量。与之相反，行存取粒度划定每个行激活(一样平常指每个RAS的CAS操作)需要若干单独的读写操作。列存取粒度对有用数据速率具有不易于量化的巨大影响。由于它划定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。由于只需要32个字节中的16个字节，系统的有用数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数划定了存储器系统的存取粒度。总线带宽是指毗邻存储器控制器和存储器件之间的数据线数目。它设定最小的存取粒度，由于对于一个指定的存储器事务处置，每条数据线必须至少通报一个数据位。而脉冲时间长度则划定对于指定的事务处置，每条数据线必须通报的位数目。每个事务处置中的每条数据线只传一个数据位的存储手艺，其脉冲时间长度为1。总的列存取粒度很简朴：列存取粒度=总线宽度×脉冲时间长度。许多系统架构仅仅通过增添DRAM器件和存储总线带宽就能增添存储系统的可用带宽。究竟，若是4个400MHz数据速率的毗邻可实现1.6GHz的总峰值带宽，那么8个毗邻将获得3.2GHz。增添一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽响应地倍增。主要的是，架构师希望完全行使峰值带宽，这已经到达他们通过物理设计存储器总线所能到达的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层计划工程师以及电路板设计工程师不能找到接纳廉价的、商业上可行的方式来对这么多信号举行布线的硅片区域。仅仅增添总线宽度来获得更高的峰值数据速率，会导致由于列存取粒度限制而降低有用带宽。假设某个特定存储手艺的脉冲时间长度即是1，对于一个存储器处置，512位宽系统的存取粒度为512位(或者64字节)。若是控制器只需要一小段数据，那么剩下的数据就被虚耗掉，这就降低了系统的有用数据速率。例如，只需要存储系统32字节数据的控制器将虚耗剩余的32字节，进而导致有用的数据速率即是50%的峰值速率。这些盘算都假定脉冲时间长度为1。随着存储器接口数据速率增添的趋势，大多数新手艺的最低脉冲时间长度都大于1。选择技巧存储器的类型将决议整个嵌入式系统的操作和性能，因此存储器的选择是一个异常主要的决议。无论系统是接纳电池供电照样由市电供电，应用需求将决议存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择历程中，存储器的尺寸和成本也是需要思量的主要因素。对于较小的系统，微控制器自带的存储器就有可能知足系统要求，而较大的系统可能要求增添外部存储器。为嵌入式系统选择存储器类型时，需要思量一些设计参数，包罗微控制器的选择、电压局限、电池寿命、读写速率、存储器尺寸、存储器的特征、擦除/写入的耐久性以及系统总成本。选择存储器时应遵照的基本原则1、内部存储器与外部存储器一样平常情形下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决议是接纳内部存储器照样外部存储器。通常情形下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求未来是否会增进，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本思量，人们通常选择能知足应用要求的存储器容量最小的微控制器，因此在展望代码规模的时刻要必须稀奇小心，由于代码规模增大可能要求替换微控制器。现在市场上存在种种规模的外部存储器器件，我们很容易通过增添存储器来顺应代码规模的增添。有时这意味着以封装尺寸相同但容量更大的存储器替换现有的存储器，或者在总线上增添存储器。纵然微控制器带有内部存储器，也可以通过增添外部串行EEPROM或闪存来知足系统对非易失性存储器的需求。2、指导存储器在较大的微控制器系统或基于处置器的系统中，设计工程师可以行使指导代码举行初始化。应用自己通常决议了是否需要指导代码，以及是否需要专门的指导存储器。例如，若是没有外部的寻址总线或串行指导接口，通常使用内部存储器，而不需要专门的指导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部门，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情形下，指导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最平安的方式，由于改变操作代码时不会泛起意外地修改指导代码。在所有情形下，指导存储器都必须是非易失性存储器。可以使用任何类型的存储器来知足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决议的主要因素。有时，把几个类型的存储器结合起来使用能更好地知足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永远的程序保留在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中思量种种设计因素。 Allbet Gaming声明:该文看法仅代表作者自己，与本平台无关。转载请注明：usdt支付平台（www.caibao.it）：bet（allbet6.com）:精巧外观 出彩音质 iKF Find Pro真无线蓝牙耳机测柔性屏幕是由什么质料制成的？www.326681.com采用以太坊区块链高度哈希值作为统计数据，联博以太坊统计数据开源、公平、无任何作弊可能性。联博统计免费提供API接口，支持多语言接入。
这作者是天才吗
联博APIwww.326681.com采用以太坊区块链高度哈希值作为统计数据，联博以太坊统计数据开源、公平、无任何作弊可能性。联博统计免费提供API接口，支持多语言接入。我反正情有独钟了
Max pool官网
我就看看不说话